FPGA 上全展开流式 NTT 内核实现 2^16 系数高吞吐变换
热点事件持续更新
FPGA 上全展开流式 NTT 内核实现 2^16 系数高吞吐变换
1 篇报道1 个报道来源17 小时前更新
先了解这件事
AI 综述
研究者 Mohamed Allam 设计了一款全展开、延迟换向器流式 NTT/INTT 内核，并将其布局在 AMD Alveo V80 的三块 die 上。该内核在 400 MHz 下每 5.12 μs 完成一个 2^16 系数多项式的变换；研究者称，这是该规模 FPGA 设计中的最高吞吐。 在 128 位安全参数下，研究者称该内核将密钥切换、自举等核心 FHE 操作加速 1.8–2.2 倍，并将神经网络推理加速 1.8–2.1 倍。上述性能数据均来自研究者的设计与评估。
AI 根据报道生成 · 2 小时前更新
最新进展11月2日 23:49
面向 FHE 加速的 FPGA 端到端 NTT 实现报道时间线
沿着报道，了解事件的不同侧面。
11月2日
- arXiv 隐私论文面向 FHE 加速的 FPGA 端到端 NTT 实现
研究者设计了一款全展开、延迟换向器流式 NTT/INTT 内核，并跨 AMD Alveo V80 的三块 die 完成布局，在 400 MHz 下每 5.12 μs 变换一个 2^16 系数多项式，是该规模下 FPGA 设计中的最高吞吐。
本事件热度走势
还没有足够的连续观测数据，暂不绘制趋势。